Ca un exemplu, Fig. 8.9 prezintă principiul creșterii lățimii codorului cu 8 intrări la un codificator cu 10 intrări.
Semnalele și blocarea intrărilor de encoder de ordin scăzut, stabilind un nivel ridicat al semnalului la intrarea MAX. De asemenea, semnalele formează al patrulea bit la ieșirea NAND, iar ieșirea porții AND formează cifra inferioară a cifrei 9 (biți OR).
În Fig. 8.10 există o opțiune pentru creșterea numărului de codificatoare, ceea ce permite dublarea numărului de intrări.
Ieșirea unui semnal de procesare IC de prioritate mai mare este legată de intrarea EI IC, care procesează semnale cu o prioritate mai mică. Dacă intrarea în procesarea IS
Semnalele vayuschey cu prioritate mai mare nu este primit niciun semnal activ, valoarea de ieșire este setată la 0, și a permis astfel procesarea semnalelor de intrare cu prioritate mai mică, primit la semnalele respective cu prioritate mai mare, toate se blochează automat IC procesarea semnalelor de prioritate mai mici. Bitul de ieșire superior al codorului este preluat de la ieșirea codorului cu o prioritate inferioară, deoarece un nivel ridicat este setat pe acesta cu semnale de intrare pe intrările codorului anterior (vechi). CE.
În figura de mai sus, intrarea de control a MCS de înaltă prioritate (D 1) este legată la pământ, ceea ce asigură starea sa activă. Semnalul de activare de pe ieșirea aceluiași MAX este conectat la intrarea MAX (D 2), care procesează semnale cu o prioritate scăzută. Bitii de ieșire ai acelorași scale ale ambelor chips-uri sunt combinate pereche prin intermediul logic OR, de exemplu:
Ieșirea MSB este luat din USDA (D 2), deoarece prezența semnalelor cu o mare prioritate pe intrarea D 1 la ieșire = 1, prin ieșirea MCX (D 2) - nivel ridicat.
Trimiteți-le prietenilor: