Sinteza unui dispozitiv logic se efectuează pe baza unei funcții logice (funcție de algebra logică) definită printr-o metodă cunoscută, care descrie logica funcționării dispozitivului.
Cea mai evidentă modalitate de a reprezenta o funcție logică este utilizarea unui tabel de adevăr. Prin urmare, vom folosi această metodă atunci când prezentăm tehnica de sinteză a schemei de asociere.
În general, procedura de sinteză a schemei combinate constă în următoarele etape:
a) rafinarea algoritmului de operare al dispozitivului logic;
b) compilarea unei tabele de adevăr pentru o funcție logică implementată de un dispozitiv logic;
c) compilarea CDNF (SKNF) a unei funcții logice;
d) minimizarea SDNF (SKNF) a unei funcții logice;
e) dezvoltarea unei diagrame funcționale a unui dispozitiv logic;
e) verificarea funcționării corecte a dispozitivului logic dezvoltat.
Să luăm în considerare fiecare etapă în detaliu.
În procesul de rafinare a algoritmului de funcționare a dispozitivului logic, este necesar să se stabilească ce valori fiecare dintre funcțiile k logice ia asupra tuturor seturilor de variabile de intrare xi. În practică, în sinteza dispozitivului logic poate fi că, în funcționarea dispozitivului apariția unor combinații ale variabilelor de intrare (seturi de variabile) nu pot, prin urmare, valoarea funcțiilor logice nu sunt definite în aceste seturi, adică funcția nu este definită la toate cele 2 n seturi de variabile logice unde n - numărul variabilelor logice (numărul de intrări ale dispozitivului logic sintetizat). Așa cum am menționat mai devreme, seturile de variabile logice pe care funcția nu este definită sunt de obicei interzise.
După specificarea algoritmului de funcționare a dispozitivului logic, este construit un tabel de adevăr pentru funcția logică (funcții logice, dacă dispozitivul are ieșiri k) implementate de dispozitivul logic.
Să presupunem că algoritmul de funcționare al dispozitivului logic este deja specificat și prezentat sub forma unei tabele de adevăr a funcției logice, prezentată în Figura 5.5. După cum se poate vedea din figură, în tabelul de adevăr, în rândurile cu seturi interzise de variabile logice, semnul "*" este scris în locul valorilor funcției 0 sau 1. În viitor, când se minimizează funcția logică prin metoda Carnot-Weich din diagrama Weich, acest semn poate fi înlocuit cu valoarea "0" sau "1". În special, dacă se presupune că funcțiile DNF sunt folosite pentru a sintetiza un dispozitiv logic, atunci "1" este scris și dacă CNF este "0".
Următorul pas după finalizarea tabelului de adevăr este de a compila o expresie logică sub forma unei funcții logice CDNF sau SKNF. În esență, nu contează cu adevărat care formă normală a funcției logice de utilizat. Acest lucru depinde numai de elementul pe care va fi implementat dispozitivul logic.
Să compunem CDNF al funcției logice y. un tabel de adevăr dat (Figura 5.5):
SKNF-ul funcției logice y va avea forma:
Expresiile logice (5.7) și (5.8) pot fi folosite pentru a sintetiza schema funcțională a unui dispozitiv logic. Ambele expresii sunt determinate complet funcție logică y (x1. X2. X 3) și, prin urmare sintetizati bazate pe aceste dispozitive logice vor funcționa în conformitate cu algoritmul descris tabelul de adevăr al funcției logice (figura 5.5). Diferența principală dintre cele două scheme funcționale obținute va consta în baza elementului pe care sunt implementate dispozitivele. De exemplu, Figura 5.21 prezintă o diagramă a dispozitivului logic sintetizat pe baza expresiei (5.7), iar în Figura 5.22 - sintetizat pe baza expresiei (5.8).
Se poate observa din figuri că schemele rezultate diferă nu numai în baza elementelor, ci și în complexitatea construcției (numărul elementelor).
Figura 5.21 - Schema de combinare sintetizată pe baza CDNF
Figura 5.22 - Schema de combinare sintetizată pe baza SKNF
În implementarea practică a circuitelor pe microcircuite integrate, de exemplu, logica tranzistor-tranzistor (TTL), configurația sa se poate schimba. Acest lucru se datorează faptului că elementele logice cu mai multe intrări necesare pentru a înlocui mai multe componente, cu mai puține intrări (legile asociative pe baza de disjuncție booleene sau conjuncție cu mai multe variabile). În special, circuitele integrate TTL din seria 155, 555 și alte serii conțin numai două elemente logice de intrare AND (de exemplu, IMS K155LI1) și OR (IR K155LE1). Prin urmare, fiecare element logic cu trei intrări în circuitele examinate trebuie înlocuit cu două elemente cu două intrări.
După ce a primit de circuit unitate logică, este necesar să se verifice (înlocuind valorile variabilelor logice) că toate set permis de valoare logică funcție de variabile logice la ieșire este egală cu valoarea corespunzătoare a funcției logice specificate în tabelul de adevăr.
Anterior, sa arătat că un dispozitiv logic sintetizat pe baza CDNF sau SKNF prin numărul de elemente logice și numărul de intrări ale acestor elemente, de regulă, nu este optim. Pentru a optimiza circuitul dispozitivului logic, este necesar să minimalizați funcția logică.
Folosim metoda Carnot-Weich și obținem forma minimă a funcției logice pentru exemplul în cauză. Deoarece diagrama Veitch (Karnaugh hartă) este o formă simplificată a intrărilor tabelului de adevăr, minimizarea poate merge direct după umplerea tabelului de adevăr, ocolind faza a funcției logice PDNF (SKNF).
În subsecțiunea 5.4, a fost deja efectuată o minimizare a funcției în cauză, de aceea folosim expresiile obținute anterior sub formă de DNF (5.3) și CNF (5.4) ale funcției logice și sintetizează diagramele funcționale ale dispozitivului logic. Diagrama dispozitivului implementat pe baza expresiei (5.3) este prezentată în Figura 5.23, iar dispozitivul implementat pe baza expresiei (5.4) este prezentat în Figura 5.24.
Articole similare
-
Blocări și circuite de interblocare pentru relee - stadopedia
-
Schemele de bază ale rețelelor electrice explozive - stadopedia
Trimiteți-le prietenilor: