Unitatea aritmetică este proiectat pentru scăderea a două numere și rezultatul operației scoate la BCD. Primul operand - Descăzut - sosește la intrarea dispozitivului la codul de opt cifre binare „128-64-32-16-8-4-2-1“, iar al doilea - Scăzător - în BCD. Deoarece unul dintre operanzi și rezultatul operației sunt reprezentate în binar codificat codul zecimal, este oportun să se transforme în al doilea operand binar codificat codul zecimal, iar operația de scădere a implementat folosind sumator BCD construite pe circuitele integrate ale sumatoare binare. Dispozitivul aritmetic este o mașină combinată, adică nu conține memorie. Diagrama bloc a dispozitivului este prezentată în figura 1.1.
Fig. 1.1. Diagrama structurală a unei unități aritmetice
1.2. Diagrama funcțională a convertorului de coduri binare
în BCD
128 = 100 + 20 + 8,
Este necesar să se adauge valorile bitului codului de intrare în fiecare bit al codului de ieșire, efectuând o corecție zecimală, dacă este necesar, dacă un număr mai mare de 9 are loc în zecimală.
Decalaj zecimal
Transfer p1 subtracts unități zecimale număr de 16, astfel încât prezența semnalului p1 este necesară pentru a returna numărul de 6 m. E. Α2 cod de corecție α1. În cazul în care p1 de transfer este absent, dar reziduul s3 s2 s1 s0 cu numărul x2 depășește 9, codul de corecție trebuie să fie, de asemenea, α1 α2. Dacă există p1 semnal și un rest de s3 s2 s1 s0 cu numărul x2 depășește 9, corecția zecimală este necesară pentru a adăuga numărul 12, prin urmare, α3 α2 cod de corectare. În cele din urmă, atunci când transferul și p1 nu este prezentă, iar reziduul s3 s2 s1 s0 cu x2 este mai mic de 10, este necesară corectarea zecimală.
T
în prima etapă de descărcare de gestiune a unităților
Articole similare
Trimiteți-le prietenilor: