Procesorul este executat pe o schemă de transport cu 8 trepte, cu fixarea intermediară a rezultatelor între etapele transportorului în coada de așteptare cu disciplina de serviciu FIFO. Multe căi de bypass sunt implementate în procesor, permițând utilizarea rezultatelor intermediare imediat după primirea acestora în fiecare etapă a conductei, inclusiv pentru transferul către alte celule. Există, de asemenea, un cache de date (32 KB) și memoria cache de instrucțiuni (96 KB).
Pentru a accelera comunicațiile de date între celule, se aplică următoarea abordare. Registrele r24-r27 sunt mapate la cozile de intrare ale canalelor inter-canale cu disciplina de serviciu FIFO. Accesul la registrul rj, j, prin citire, inclusiv la selectarea acestui registru ca operand, implică preluarea elementului de date din coada de intrare corespunzătoare. Dacă nu există niciun element în coadă, finalizarea executării accesului la registrul rj, j este întârziată până când datele ajung în coada de intrare. La accesarea registrelor rj, j, prin înregistrare, înregistrarea reală se face în coada de ieșire a canalelor intercanice. Dacă coada este plină, finalizarea înregistrării este întârziată, până când elementul coadă este eliberat.
Soluțiile pentru organizarea comunicațiilor între celule și conexiunile dintre dispozitivele de procesare din conductă sunt identice și se bazează pe cozi intermediare FIFO care transmit date despre disponibilitatea receptorului. O consecință importantă a unei astfel de organizații este faptul că fluxul de calcule este determinat de evenimente, care sunt plasarea datelor în cozile de așteptare. Cursul calculelor nu este afectat de întreruperile care apar în procesoare, de lipsurile din memoria cache și de alte evenimente asincrone care nu sunt direct legate de procesul de calcul.
Celulele situate la limita câmpului celular au canale libere, la care sunt conectate controlorii de memorie și dispozitivele externe periferice. Întreruperile de la controlori sunt transmise sub forma unor mesaje speciale cu un singur cuvânt, care indică ce celula trebuie să se ocupe de această întrerupere
Cristalul experimental al procesorului programabil este fabricat utilizând o tehnologie de 0.15 microni cu 6 straturi de conductori din cupru la fabrica IBM. Cristalul conține 16 (4x4) celule și operează la o frecvență de 225 MHz, consumând 25 de wați.
Sunt dezvoltate compilatoare de limbi C și Fortran, care cartografiază automat instrucțiunile de program într-o serie de celule și formează comenzile procesorului de interfață statică a acestui program. Pentru unul dintre programele SPECFp pe 16 celule, timpul de execuție al programului a fost redus de la 6 la 11 ori comparativ cu timpul de execuție pe o singură celulă. Într-un alt experiment care utilizează 32 de celule, accelerația corespunzătoare a fost de 9 până la 19 ori.
Articole similare
Trimiteți-le prietenilor: