Idt memorie multiport cum funcționează

  • componente
    pentru wireless
    comunicare
  • Componente HF / SHF

    Memorie multiport: cum funcționează? (partea 1)


    Fig.1. Structura portului RAM static dual port

    Spre deosebire de o celulă convențională RAM static (Figura 2a), celula unitate de memorie dual-port implementat în șase tranzistori (Figura 2b). Baza celulei este un static flip-flop format pe tranzistori Q1, Q2. Q3 tranzistor, T4 flip-flop este conectat la liniile de bit P_L, P'_L, și tranzistori de comutare Q5, Q6 - linii de biți P_R, P'_R. Pe aceste magistrale, declanșatorul este alimentat în timpul înregistrării și este retras la citirea informațiilor. tranzistori cheie gate conectat la anvelope selectați rândul SELECT_L ROW și SELECT_R ROW respectiv. La liniile de excitație de la un semnal de comutare tranzistori de prelevare de probe pentru a deschide și va conecta intrările și ieșirile la dispozitivul de blocare linii de biți.








    A)

    B)
    Fig. 2 Element static al RAM convențional (a) și dual-port (b)


    1. Clasificarea memoriei multiport a producției IDT Inc.

    Printre chips-urile de memorie multiport fabricate de IDT Inc. există mai mult de 100 de soiuri. Prin intermediul interfeței externe a execuției printre acestea următoarele familii pot fi distinse: Asynchronous dual-port berbecilor sincrone dual-port berbecilor Bank-comutabile dual port-berbecilor FourPort și SARAMs RAM. Tabelul 1 rezumă caracteristicile fiecărei familii.

    3.3B și 5B, x8, x9, x16, x18, x36, tA = 10ns, până la 4Mbit;
  • două interfețe independente pentru accesarea celulelor de memorie;
  • logica arbitrajului încorporat;
  • semaphore pentru sincronizarea accesului paralel la băncile de date dintr-o matrice de memorie;
  • linii pentru generarea de cereri de întrerupere;

  • sistem "master / slave" pentru creșterea capacității digitale.

    3.3B și 5B, x8, x9, x16, x18, x36, până la 166MHz, până la 4Mbit;
  • două interfețe independente pentru accesarea celulelor de memorie;
  • semnale separate de sincronizare pentru fiecare dintre porturi;

  • Contoare interne pentru efectuarea operațiunilor de citire și scriere în lot.

    2. Principiul de funcționare a RAM asincron cu două porturi

    În toate schemele cu acces asincron la resurse partajate, apar în mod inevitabil situații de conflict. În cazul memoriei RAM cu două porturi, conflictele apar atunci când două dispozitive active independente accesează simultan aceeași locație de memorie în timpul următoarelor operații:
    • înregistrarea prin portul L - înregistrarea prin portul R;
    • scrieți prin portul L - citiți prin portul R;


    Figura 3. Structura logicii arbitrajului

    Semafoarelor. Semafoarelor - Acest software arbitri, secventa de reglementare de manipulare a două sau mai multe independente dispozitive active la o resursă partajată. Mecanismul de acțiune al semafoarelor în RAM dual-port bazat pe faptul că un număr de celule de memorie, care se află în afara spațiului de lucru sunt utilizate ca indicatori de angajare a anumitor segmente (bănci) de memorie. Zero cod în semaforul corespunde unei bănci ocupat, și non-zero, - gratuit. Algoritmul arbitrajului software este caracterizat de următoarea secvență de acțiuni:





    dispozitivul activ generează o cerere de acces la banca de memorie scriind "0" în celula corespunzătoare utilizată ca semafor;
  • dispozitivul activ citește starea semaphorelor, compară codul primit cu codul zero și, dacă banca este ocupată (cod non-zero), intră într-o stare de așteptare;
  • dacă banca este gratuită, dispozitivul activ are acces la conținutul său;

  • dispozitivul activ termină schimbul și eliberează banca de memorie ocupată scriind "1" în semaforul corespunzător.

    • Semafor logica cuprinde două elemente de blocare și logic circuitul NOT-2I conectat un semnal de declanșare pentru a genera GRANT bancă independentă „(Figura 4).


    Figura 4. Circuitul pentru generarea de semnale bancare de memorie ocupat


    Figura 5. Întrerupeți circuitul de generare a semnalului

    Sistemul master / slave. Creșterea capacității de informație a RAM cu două porturi se realizează prin conectarea tuturor acelorași conductori cu cip, cu excepția CE "(" selecție de cristal "). Semnalul "CE" permite accesarea simultană a unui singur dispozitiv din modulul de memorie. Ieșirile semnalelor ocupate în acest caz sunt conectate conform schemei "mount OR".
    Capacity Lățimea magistralei de date (Figura 6) este realizată prin conectarea tuturor circuitelor de intrare, cum ar fi, cu excepția informațiilor, și se caracterizează prin caracteristica: c pentru a preveni situațiile de impas (angajarea simultană emiterea de semnale pentru ambele porturi) sistem este folosit „master / slave“, are în vedere utilizarea de cipuri două porturi RAM statice cu implementarea diferită a logicii arbitrajului. Primul tip de logică de arbitraj se numește „MASTER“ și permite operarea cipurile de memorie în modurile „normal“ sau „maestru“ (BUSY'_L generează semnale, BUSY'_R). Al doilea tip se numește „SLAVE“ și permite funcționarea numai în modul „Slave“ (Alocare primește semnale generate de master). Rezultatul poate fi următoarele exemple de "MASTER / SLAVE" Dispozitiv: IDT7130 (M) / IDT7140 (S), IDT7132 (M) / IDT7142 (S), IDT7133 (M) / IDT7143 (S).


    Figura 6. Creșterea capacității numerice a RAM cu două porturi

    Funcții suplimentare. Cele mai multe cipuri de memorie dual-port acceptă organizarea schimbului de date între autobuze cu diferite formate de cuvinte. În acest scop, memoria permite accesul independent la octeți în cuvântul de date. Lărgimea busului de date necesar pentru fiecare port este setată de hardware cu ajutorul terminalelor speciale de comandă. De exemplu, să vedem cum este implementată această funcție în chipul IDT70V657S 32Kx36 DUAL-PORT RAM. Sub controlul semnalelor BE3 ', BE2', BE1 'și BE0', se specifică următoarea ordine de acces la date în memorie:
    • BE3 '= 1, BE2' = 1, BE1 '= 1 și BE0' = 0 - permisiunea de acces la octetul 0;
    • BE3 '= 1, BE2' = 1, BE1 '= 0 și BE0' = 1 - permisiunea de acces la octetul 1;
    • BE3 '= 1, BE2' = 0, BE1 '= 1 și BE0' = 1 - permisiunea de acces la octetul 2;
    • BE3 '= 1, BE2' = 1, BE1 '= 0 și BE0' = 1 - permisiunea de acces la octetul 3;
    BE3 '= 1, BE2' = 1, BE1 '= 0 și BE0' = 0 - permisiunea de a accesa cei doi octeți cei mai puțin semnificativi;
  • BE3 '= 0, BE2' = 0, BE1 '= 1 și BE0' = 1 - permisiunea de a accesa cei doi octeți cei mai înalți;
  • BE3 '= 0, BE2' = 0, BE1 '= 0 și BE0' = 0 - permisiunea de a accesa întregul cuvânt.

    • Rezumând, să numim principalele domenii de aplicare ale cipurilor de memorie multiport. Acestea includ dispozitive de rețea cu resurse partajate și dispozitive de procesare a datelor multiprocesor. În Exemplele includ ATM și Ethernet switch-uri și routere, stații de bază, dispozitivul de automatizare industriale bazate pe DSP. În următorul articol vom continua luarea în considerare a memoriei multiport de fabricație de clasă Corporation IDT, pentru a descrie structura și funcționarea sincronă dual-port berbecii, Bank-comutabile dual port-RAMS și SARAMs.







    Articole similare

    Pagina anterioară

    Pagina următoare

    Trimiteți-le prietenilor: