Flip-flop-ul sincron RS este echipat cu o intrare de sincronizare C. Acesta permite recepția semnalelor de la intrările de informații R și S. Dacă semnalul 0 este introdus la intrarea de sincronizare C. atunci toate semnalele logice alimentate la intrările de informații R și S. nu afectează starea declanșatorului. Când semnalul log 1 este aplicat sincronizării intrării C, flip-flopul sincron RS funcționează într-un mod asincron RS-flip-flop.
Figura 9.5 prezintă simbolul pentru declanșatorul sincron RS.
Ris.9.5. Simbol pentru declanșarea sincronă RS
Figura 9.6 prezintă diagrama logică structurală și tabelul de adevăr al flip-flop-ului RS, construit pe două elemente NAND logice, precum și pe un flip-flop RS asincron.
Ris.9.6. Buletinul logic și adevărul tabelului RS-flip-flop
Din tabelul de adevăr rezultă că atunci când semnalul este alimentat la intrarea C a jurnalului de semnal 0, declanșatorul stochează informații cu privire la ieșirea Q care precede alimentarea acestui semnal în orice stare a intrărilor de informații R și S (0 sau 1). Când semnalul log 1 este aplicat intrării de sincronizare C, flip-flop-ul sincron RS se transformă într-un flip flop asincron RS.
Articole similare
Trimiteți-le prietenilor: