O jumătate de adder este un lanț logic care generează semnalele de sumare (S) și transporta (C) atunci când se adaugă două numere binare a și b.
Din masa obținem:
S = a ¬ b + ¬ a b
C = a b
Aici o formă convenabilă pentru realizarea în „NOR“ (producătorii de circuite integrate, produc în mod tipic mai multe elemente logice pe un singur cip, în special, este un element utilizat pe scară largă „NOR“, care conține mai multe elemente sau mai multe elemente și NOT) Elemente :
S = a + b ¬ ¬ ab = a (b + ¬ ¬ a) + b (a + ¬ ¬ b) = ¬¬ (a (b + ¬ ¬ a)) + ¬¬ (b (a + ¬ ¬ b )) = ¬ (¬ ¬ o + (b + ¬ ¬ a)) + ¬ (¬ b + ¬ (a + ¬ ¬ b))
C = a b = β (a b) = β (β a + β)
Plecând de la formulele obținute, vom formula schema semicodului:
Deoarece jumătate adder are o aplicație largă și este eliberat ca un microcircuit separat, are propria sa desemnare:
Construind o formă normală disjunctivă pentru o jumătate de adder, obținem următoarele funcții booleene:
S = a ⊕ b
C = a b
Prin urmare, transferul are loc utilizând funcția AND, iar semnalul sum este generat de elementul XOR. Figura arată schema jumătății, compusă din aceste elemente.
Adder. spre deosebire de jumătate adder, trebuie să perceapă 3 semnale de intrare: 2 termeni și un semnal de transmisie de la cifra anterioară. Un adder este nodul operațional al unui computer care efectuează operația de adăugare aritmetică a două numere. Pentru a înțelege esența combinatorului combinator, luați în considerare exemplele de sumare a două numere binare cu o singură cifră:
Din exemplele date (1-4), este clar că dacă nu există transfer de la cifra cea mai puțin semnificativă, transferul la cel mai înalt bit poate fi doar într-un caz, când ambele numere sunt egale cu unul. Dacă există un transfer de la cea mai mică cifră semnificativă, atunci transferul la cel mai înalt bit va fi întotdeauna, cu excepția unui caz, atunci când ambele summands sunt zero.
Să facem tabelul de funcționare:
Pentru a adăuga două numere binare multi-biți fiecărui bit, este necesar un singur adaos complet. Numai în ordinea inferioară se poate gestiona o sumă jumătate. Figura arată o schemă concepută pentru a adăuga două cifre de patru cifre A și B. Acest circuit este disponibil într-o versiune integrată. În ordinul său inferior, adancatorul complet este de asemenea folosit pentru a putea mări capacitatea cifrei circuitului.
Un sequencer multi-bit cu transfer secvențial:
Timpul de operare în agregatul cu transmisie secvențială este mult mai lung decât timpul de adăugare într-un adder de un bit. Într-adevăr, numai semnalul de transfer C 4 poate avea o valoare reală atunci când este setată valoarea corectă a lui C. Această ordine de operațiuni se numește transfer secvențial (Ripple Carry).
Pentru a reduce timpul de operare de adăugare a numerelor de mai multe cifre, puteți utiliza schemele Carry look-ahead. În acest caz, toate semnalele de transport sunt calculate direct din valorile variabilelor de intrare. Pentru semnalul de transfer al cifrei i, se menține următoarea relație:
Cantitățile g i. r i sunt calculate ca rezultate intermediare și în suma totală. În consecință, primirea acestora nu necesită costuri suplimentare. Semnalul g i este generat atunci când, într-o descărcare dată, se produce transferul datorită unei combinații a variabilelor de intrare a i. b i. Prin urmare, se numește funcția de generare a transferului. Semnalul p i indică dacă semnalul de transport C i primit în cel mai puțin semnificativ bit este transmis în continuare. Prin urmare, se numește funcția de propagare a transferului.
Astfel, este posibil să se deducă următoarele formule pentru calcularea semnalelor de transport:
Deși expresiile obținute sunt destul de complexe, timpul pentru generarea unui semnal de transmisie la orice bit cu ajutorul funcțiilor auxiliare este determinat numai de timpul de întârziere a propagării semnalului pe cele două elemente. Aceste funcții sunt realizate printr-un dispozitiv special de combinare - schema de transfer accelerat.
Diagrama adderului cu transfer paralel este prezentată în figură. O altă figură prezintă o diagramă a unui dispozitiv de transfer paralel într-un grup de patru cifre. Această schemă realizează sistemul de ecuații obținut mai devreme.
Referințe
Publicație foarte bună. Este deosebit de clară unificarea elementelor logice pentru implementarea operațiunii de sumare.
Trimiteți-le prietenilor: