Evisistoria riscului (arhitectura)

RISC (engleză) (computer cu set de instrucțiuni restricționat) - arhitectura procesorului. în care performanța este mărită prin simplificarea instrucțiunilor astfel încât decodificarea lor să fie mai simplă și timpul de execuție este mai mic.







Toate procesoarele x86, soluțiile Motorola și marea majoritate a cristalelor produse în anii '80 aveau arhitectura CISC (Complex Instruction Set Computing), care cuprindea următoarele proprietăți:

  • valoare non-fixă a lungimii comenzii;
  • operațiile aritmetice sunt codificate într-o singură comandă;
  • un număr mic de registre, fiecare realizând o funcție strict definită.
Combinația dintre toate caracteristicile a dus la faptul că chips-urile au devenit nu numai complexe și costisitoare în producție, dar și-au atins plafonul de performanță. Pentru a spori în continuare performanța necesară pentru creșterea numărului de tranzistori. Cu toate acestea, normele tehnologice însușite nu au permis crearea unor soluții mai complexe. Cu aceasta, Intel sa confruntat cu problema familiei i486. Pentru a îmbunătăți performanța, au făcut modificări în arhitectura procesoarelor, adăugând memorie cache, multiplicatori și conducte. Într-un cuvânt, 486-lea "pietre" a primit câteva "jetoane" ale arhitecturii RISC. Cu toate acestea, compania americană nu are nimic de-a face cu crearea platformei RISC. Arhitectura își datorează creația inginerului american David Patterson. care a condus proiectul RISC de la Berkeley din 1980 până în 1984.






David Patterson este tatăl RISC
Ideea inițială, care a fost încorporată într-un astfel de proiect la scară largă Berkeley RISC, a fost un studiu al lui Motorola 68000. În timpul observațiilor sa constatat că programele pur și simplu nu au utilizat marea majoritate a instrucțiunilor încorporate în procesor. De exemplu, sistemul Unix a folosit doar 30% din comenzi atunci când a compilat. Prin urmare, în cadrul proiectului RISC Berkeley, sa planificat crearea unui procesor care să conțină doar instrucțiunile cele mai necesare.

După câțiva ani de cercetare și dezvoltare, au fost produse mai multe eșantioane de procesoare, denumirea cărora a dat numele întregii arhitecturi. RISC abrevierea numeste Restricted (Reduced) Set Computer Instruction, care se traduce ca "un calculator cu un set redus de comenzi". "Setul de comandă redus" nu înseamnă că numărul de instrucțiuni este mai mic decât numărul de instrucțiuni CISC-cristal. Diferența este că orice instrucțiune a platformei RISC este simplă și executată într-un singur ciclu de ceas (cel puțin ar trebui făcută), în timp ce executarea instrucțiunii RISC ar putea dura mai multe duzini de cicluri. Lungimea comenzii este fixă. De exemplu, 32 de biți. De asemenea, RISC are mai multe registre cu scop general. În plus, această arhitectură este caracterizată prin conducte. Este utilizarea sa (împreună cu comenzile simplificate) care permite creșterea efectivă a frecvenței ceasului procesoarelor RISC.


Echipa de proiect Berkeley RISC
Soluțiile de debut au fost RISC I și RISC II - creatia lui Patterson și proiectul RISC Berkeley. Primul a conținut mai mult de 44.000 de tranzistoare și a funcționat la o frecvență de 4 MHz. Un astfel de procesor pentru realizarea programelor mici a fost în medie de două ori mai rapid decât VAX 11/780 și de aproximativ patru ori mai productiv decât Zilog Z8000 "piatră". RISC II diferă de predecesorul său printr-un număr mare de instrucțiuni: 39 vs 32. A fost mai rapid. Avantajul său față de procesorul VAX a ajuns la 200%, iar Motorola 68000 în unele programe a fost mai lent de aproximativ patru ori.

Trebuie remarcat faptul că Berkeley RISC face parte dintr-un proiect amplu numit VLSI. Acesta a inclus proiectul Universității Stanford MIPS, care a început în 1981.







Pagina anterioară

Pagina următoare

Trimiteți-le prietenilor: